s !
r
ioS
Базис
и
„ "
\Л/
его
нзрроикя
Виталий ЯКУСЕВИЧ
[email protected] istc.kiev.ua
h ttp ://w w w .is tc .k ie v .u a /~ s a n ta n a
Продолжение, начало см. в М К , Ne 2 6 -3 8 , 4 0 -4 3 , 46, 5 0 ~ 5 2 (1 4 5 -1 5 7 , 159-162,
165, 169-171), 1 (172), 4(1 7 5 ), 6 -7 (1 7 7 -1 7 8 ), 1 2 -1 3 (1 8 3 -1 8 4 ), 1 7 -1 8 (1 8 8 -1 8 9 ),
2 3 (194), 2 7 (198), 30 (201), 33 (204), 35 (206), 40 (211), 42 (213), 44 (215), 4 7 (218),
50(221), 1 -2 (22 4-2 25), 5 (228), 7(230), 9(232), 11 (234), 14(237), 15 (238), 20 (243),
21 (244), 26 (249), 2 7 (250), 28 (251), 3 7 (260), 38 (261), 42 (267), 46 (269), 4 7 (270),
50 (273), 2 (277), 3 (278), 7(282), 10(285), 15(290), 21(296), 23(298), 27(302), 30 (305),
33 (308), 38 (313), 39 (314), 43(318), 46(321), 1 -2 (32 8-3 29)
5. Локальные пшпы, арбитраж,
режим Bus-Master
[продолжение]
W SC# Bantfshaicb
П
одтверждение (квитирование) сигна-
лом W SC# (W rite Snoop Complete).
Значения опции: Enabled и Disabled.
Включение опции позволяет исполь-
зовать такое подтверждение. Сигнал WSC#
относится к интерфейсным сигналам PCI-
шины и одновременно к сигналам, участ-
вующим в PCI-арбитраже. Этот сигнал ус-
танавливается в активный низкий уровень
для указания, что вся деятельность на сис-
темной шине, связанная с циклом слеже-
ния и последней транзакцией записи PCI
to DRAM, прекращена, и что контроллер
APIC может выставить для обработки сле-
дующий запрос на прерывание (вполне
возможно, что этот запрос уже выставлен
ранее).
j
Примечания:
1. Этот сигнал используется, если в ап-
паратной конфигурации присутствует кон-
троллер I/O APIC
2.
В конфигурациях с отсутствующим
контроллером или заблокированным (см.
далее главу «Прерывания») WSC# меха-
низм будет отключен. Например, север-
ный мост чипсета i440BX содержит NBX
Configuration Register, 15-й бит которого
(W SC# Handshake Disable) имеет два со-
стояния:
1
— в однопроцессорном режиме
WSC# механизм блокируется;
0 — в мультипроцессорном режиме, с
использованием IOAPIC, механизм акти-
вен. Является значением по умолчанию.
State Machines
Опция-меню. Один из достаточно яр-
ких примеров богатых возможностей на-
стройки старых систем в сравнении с со-
временными.
Чипсет может иметь четыре состояния —
точнее сказать, путем управления состоя-
нием своих регистров чипсет может иметь
четыре режима управления специфически-
ми CPU- и/или PCI-операциями. Каждая из
таких операций, а фактически режим ра-
боты системы, представляет собой высо-
кооптимизированный процесс, включаю-
щий в себя работу master-устройства и
управляемой им шины Четыре состояния
системы (режима работы) следующие-
CPU master to CPU bus;
CPU master to PCI bus;
PCI master to PCI bus;
PCI master to CPU bus.
Предлагаемые для оптимизации режи-
мы работы вынесены в отдельное меню и
представляют собой набор самостоятель-
ных опций. Каждая из опций является ти-
пом системной операции и имеет следую-
щие установки (по сути, следующий уро-
вень опций):
Address О W5 — устанавливается вре-
мя задержки системы для успешного деко-
дирования выставленного master-устрой-
ством целевого адреса;
D ata W rite О WS — аналогично для за-
писи данных по целевому адресу;
D ata Read О WS — аналогично для чте-
ния данных из целевого адреса устройст-
вом-инициатором обмена.
Каждая из этих установок-опций в свою
очередь имеет стандартные значения:
Enabled — нет задержки. Поддержка
ускоренного обмена;
Disabled — ускоренный обмен не под-
держивается Вставляется один такт ожи-
дания.
Stop GPU at PCI M aster
Останов центрального процессора как
master-устройства и задатчика РО-циклов.
Когда опция включена (Enabled), работа
центрального процессора может быть при-
остановлена в момент инициирования PCI-
устройством захвата шины. В качестве ини-
циатора может выступать и ISA-шина То-
гда функции master-устройства может про-
явить и мост PCI-to-ISA. Установка опции
в Disabled (по умолчанию) не позволяет
прерывать работу процессора как задат-
чика текущих PCI-транзакций.
Эта глава завершается отдельной те-
мой, посвященной функционированию ско-
ростной шины PCI Express.
Ликбез. Практическое внедрение ши-
ны PCI Express началось в июне 2004 го-
да с выходом революционных чипсетов кор-
порации Intel. В чипсетах 915-й серии и
i925X была реализована поддержка мно-
жества новейших технологий, в том числе
поддержка динамической памяти стандар-
та DDR2, процессоров Pentium 4 с новым
форм-фактором LGA775, новой SATA RAID
технологии и некоторых других. Но, несо-
мненно, наиболее революционным из пе-
речисленных событий стало именно вне-
дрение интерфейса PCI Express.
Еще несколько лет назад была созда-
на некоммерческая организация Arapa-
hoe Working Group (или Arapahoe Special
Interest Group — Arapahoe SIG), которая
занялась разработкой, а затем и обнаро-
дованием своих планов по внедрению но-
вого системного интерфейса ввода/выво-
да общего назначения. Этот небольшой
консорциум разработчиков составили «ки-
ты» компьютерной индустрии (Intel, Com-
paq, Dell, IBM, Microsoft), входившие в со-
став аналогичной организации PCI SIG и
участвовавшие ранее в разработке шины
PCI, ее спецификаций, в том числе — PCI-
X. Будущий стандарт первоначально име-
новался Arapahoe, а затем получил еще
одно название — 3GIO (3-rd Generation
Input/Output, или интерфейс ввода/выво-
да третьего поколения). В новом названии
подчеркивался эволюционный процесс:
ISA - PCI - 3GIO.
Поскольку изначально разработчики
ставили перед новым интерфейсом зада-
чу постепенного вытеснения и замены PCI-
шины, к которой добавились и все после-
дующие этапные PCI-разработки (PCI-X,
AGP), то, в конце концов, оказалось ло-
гичным дать новому интерфейсу (стандар-
ту, шине, технологии) и новое наследуе-
мое название — PCI Express.
(Продолжение следует)
У зв'язку з підвищ еною зацікавленістю читачіві
Увага, акція!
t
Навчання
t Тренінги
Працевлаштування
Для вас нова спеціалізована
рекламна рубрика!
ВД «Мій комп'ютер» запрошу« до співпраці
фірми та організації,
що працюють у цих напрямках.
Спеціальні ціни на розміщення реклами
Ш
1 /1 6 шпальти у виданні «МК».
Щ
1 /8 шпальти у виданні «МіК».
Т ./ф : [ОДА) 4 5 5 -4 8 8 6 , e-mail: [email protected] mycomp.com.ua
предыдущая страница 24 Мой Компьютер 2005 03 читать онлайн следующая страница 26 Мой Компьютер 2005 03 читать онлайн Домой Выключить/включить текст